記憶の連想組織化。 連想アクセスメモリの特徴比較手法

個人の成熟度を診断するための連想方法論 著者: E. V. Kalyaeva、T. V. Prokofieva 説明書。 いくつかの言葉があなたの注意を引くために提供されます。 これらの単語のそれぞれがどのような連想を引き起こすかを考え、概念を明らかにする 35 の特徴を書き留めてください。

「日常」の記憶と長期記憶 「記憶」というトピックに関連したさらに 2 つの質問を考えてみましょう。 これまで、あらゆる年齢層の記憶の研究によく使用される標準的な実験法に主な注意が払われてきました。 最後の 2 つ

8. 連合心理学 心理学の形成過程で、知覚に対する連合主義的アプローチが普及し始めました。 連合心理学は、17 世紀から 19 世紀の心理学の主要な方向性の 1 つです。 精神生活の主な説明原理は次の概念でした。

連想アクセスのあるメモリまたは 連想記憶他のタイプのメモリとは異なり、そのセルへのアクセスは特定のアドレスではなく、次のアドレスで実行されます。 コンテンツ記憶細胞。 実際、連想記憶は次のように機能します。 検索エンジン、与えられたパターンに基づいて情報を見つけることができます。 連想記憶の基礎となるのは、 連想記憶装置(AZU) は、ほとんどの動作メモリと同様に揮発性であり、半導体チップ (チップ セット) の形式で実装されます。

ASUの動作原理は、図に示された図によって説明されます。 3.8. ストレージアレイは、アドレス指定可能なメモリと同様に、次のように分割されます。 メートル- ビットセルの数 n. 原則として、ASU には以下が含まれます。

· ストレージ アレイ (SM)。

· 連想特性の登録 (RgAP)。

· マスクレジスタ (RMM);

· 入力に比較回路を備えたアドレスインジケータのレジスタ。

ACS には他の要素が存在する可能性があり、その存在と機能は ACS の使用方法によって決まります。

米。 3.8. 連想記憶装置

AMS からの情報の取得は次のように行われます。 検索パターンは制御装置から連想特徴のレジスターに送信されます。 必要な情報のコード(時々呼ばれます 比較対象）。 コードには任意の桁数を含めることができます。 1 に メートル。 機能コードをすべて使用する場合はそのまま比較回路に入力しますが、一部のみ使用する必要がある場合はマスクレジスタを使用して不要なビットをマスクします。 ASU 内の情報の検索を開始する前に、アドレス インジケータ レジスタのすべてのビットが状態に設定されます。 1 この後、ストレージ アレイのすべてのセルの最初の桁がポーリングされ、その内容が連想特性レジスタの最初の桁と比較されます。 最初の桁の内容が 私番目のセルは、RgAP の最初の桁の内容と一致せず、その後、アドレス インジケータ レジスタの対応する桁と一致しません。 ティ状態にリセットする 0 、一致する場合 – 桁 ティ残っている 1 . 次に、すべての RGAP 桁の比較が完了するまで、この操作を 2 桁目、3 桁目以降で繰り返します。 ビットごとのポーリングと状態の比較後 1 連想特性レジスターに記録されたものと一致する情報を含むセルに対応するアドレス標識レジスターのビットは残ります。 この情報は、制御装置によって決定された順序で読み出すことができます。

連想記号に従ってマップ内の情報を検索する時間は、属性の桁数と桁のポーリング速度のみに依存し、マップ内のセルの数には完全に依存しないことに注意してください。 これは、アドレス ストレージ ユニットに対するメモリ ストレージ ユニットの主な利点を決定します。アドレス ストレージ ユニットでは、検索操作中にストレージ アレイのすべてのセルを列挙する必要があります。 さらに、メモリに書き込まれたすべての単語のすべての桁を同時に検索するメモリ システムの実装もあります。 の検索時間 同様のデバイスメモリサイクルタイムを超えません。

ZM にはセル番号を指定せずに新しい情報が記録されます。 通常、各セルのビットの 1 つは、その占有を示すために使用されます。 セルが書き込み可能な状態にある場合、このビットには次の内容が含まれます。 0 忙しい場合は、- 1 。 その後、新しい情報が RAM に書き込まれると、属性が設定されます。 0 結合特性レジスタの対応する桁の値が決定され、書き込み可能な ZM のすべてのセルが決定されます。 制御装置はそれらの 1 つに新しい情報を入れます。

多くの場合、ASD は、連想に加えて、データの直接アドレス指定も許可されるように構築されており、これにより操作中に一定の利便性が提供されます。

メモリの記憶要素は、アドレス指定可能なメモリの要素とは対照的に、情報を記憶するだけでなく、特定の機能を実行する必要があることに注意してください。 論理関数したがって、セルの内容が指定された属性と等しいかどうかだけでなく、セルの内容が被比較対象より大きい (小さい) だけでなく、大きいか等しいなどの他の条件によっても検索できます。 (以下)。

RAM の上記の特性は、情報処理における RAM の利点を特徴づけます。 AMS を使用した同一情報の複数のストリームの形成は迅速かつ簡単で、多数の操作要素を使用して高性能システムを作成できます。 また、連想記憶に基づいて、情報の位置と順序の変更が容易に実現できるという事実も考慮する必要があります。 このおかげで、AMS はデータ セットを生成する効果的な手段となります。

研究によると、レーダー情報の処理、パターン認識、さまざまな画像の処理、およびマトリックス データ構造によるその他のタスクなどの多くのタスクが、連想システムによって効果的に解決されることがわかっています。 さらに、連想システムのこのようなタスクのプログラミングは、従来のシステムよりもはるかに簡単です。

残念ながら、連想アクセスを備えたメモリデバイスは製造の複雑さとコストが高く、ダイナミック RAM とスタティック RAM の両方の同様の指標を上回っています。 連想メモリは、並列連想システムの構築およびデータ フローによって制御されるコンピュータの基礎です。 連想アクセスは、キャッシュ メモリ サブシステムで最も広く使用されています。

キャッシュメモリ

2 レベルのメモリ構造は、1965 年に Atlas コンピュータの構築中に M. Wilkes によって初めて提案されました。 このアプローチの本質は、CPU と OP の間に小型の高速バッファ メモリを配置することでした。 コンピュータの動作中に、アクセスされている OP のセクションがバッファ メモリにコピーされます。 循環における局所性の原則に準拠しているため、パフォーマンスが大幅に向上します。

新しい外観思い出に名前が付けられた キャッシュメモリ(英語より キャッシュ- 「キャッシュ、避難所」）、そのようなメモリは隠蔽されており、CPU からは「見えない」ため、CPU は直接アクセスできません。 逆に、プログラマはキャッシュ メモリの存在さえ知らない可能性があります。 シリアル コンピュータでは、キャッシュ メモリは IBMMS/360 ファミリのシステム モデル 85 で初めて使用されました。 現在、キャッシュ メモリはどのクラスのコンピュータにも存在しており、多くの場合、マルチレベル構造になっています。

前に定義した用語はすべてキャッシュ メモリに使用できますが、「」という単語は ライン» ( ライン) は「」という言葉の代わりによく使われます。 ブロック» ( ブロック).

一般に、キャッシュ メモリは超高速で高価なスタティック RAM に基づいて構築されますが、その速度は OP の速度より 5 ～ 10 倍高く、その容量は 500 ～ 1000 分の 1 です。 RAM 容量に関連してキャッシュ メモリ サイズを増やすことは、スタティック RAM のコストが高いためだけでなく、それほど大きな妨げにもならないことに注意してください。 実際、キャッシュ メモリの容量が増加すると、制御回路の複雑さが増加し、パフォーマンスの低下につながります。 多くの研究により、キャッシュ メモリと RAM ボリュームの指定された比率が最適であり、両方のタイプのメモリの速度が向上しても、コンピュータの開発中に維持されることが示されています。

すでに述べたように、CPU はキャッシュ メモリに直接アクセスできません。 特別なコントローラーは、CPU、OP、キャッシュ メモリ間の相互作用を組織する役割を果たします。 OP 全体は固定サイズのブロックに分割されますが、OP アドレスの最上位部分によって決定されます。 ブロックアドレス、そして若い部分は ブロック内のワードのアドレス。 OP とキャッシュ メモリ間の情報の交換はブロック単位で実行されます。 キャッシュ メモリにも独自の内部アドレス指定があり、OP から読み取られた各ブロックはキャッシュ メモリの特定の場所に配置されます。 キャッシュメモリ内のブロックアドレス。 キャッシュブロックはよく呼ばれます 行または キャッシュライン.

CPU によって要求されたブロックがすでにキャッシュ内にある場合、キャッシュにアクセスするとその読み取りが完了します。 したがって、アドレスへのアクセスを提供する場合、コントローラーはまずそのアドレスを含むブロックのコピーがキャッシュ内にあるかどうかを判断し、存在する場合にはそのブロックがどのキャッシュ アドレスで始まるかを判断する必要があります。 コントローラーはこの情報を次を使用して受け取ります。 アドレス変換メカニズム。 このメカニズムの複雑さは以下に依存します。 配置戦略、各 OP ブロックをキャッシュ メモリ内のどこに配置するかを決定します。

同様に重要なのは、OP からのブロックのコピーをどの時点でキャッシュ メモリに配置するかという問題です。 この問題は次の方法で解決できます サンプリング戦略.

キャッシュ メモリに書き込む場合、古い情報を置き換える方法はいくつかあります。 メインメモリ更新戦略.

必要なブロックを OP からフェッチしたにもかかわらず、キャッシュ メモリにそれを収容する余地がないという状況がよく発生します。 この場合、キャッシュ ラインの 1 つを選択し、それを新しいブロックに置き換える必要があります。 どのキャッシュラインを削除するかを決定するメソッドは、 代替戦略.

配置戦略

データをキャッシュ メモリに配置するには次の方法があります。

· 直接配布。

· 完全に連想的な分布。

· 部分的（複数）の結合分布。

アドレスバス幅が n、次にOP容量 VOP = 2n言葉 一般性を失わずに、キャッシュ ラインのサイズを 256 ワードに定義します。したがって、OP 全体は次のように分割されます。 2n-8ブロック。 OPのアドレスは上級です n-8ビットはブロックのアドレスを決定し、下位バイトはブロック内のワードのアドレスを決定します。 キャッシュ容量を決めよう Vキャッシュ OP 容量の 1024 分の 1、つまり V キャッシュ = 2 n-10言葉とか 2n-18ブロック（キャッシュライン）。

直接配布

メイン メモリの各ブロックがキャッシュ内に表示できる固定の場所が 1 つだけある場合、そのようなキャッシュは呼び出されます。 直接割り当てられたキャッシュ(ダイレクトマップキャッシュ)。 これはキャッシュ メモリの最も単純な構成であり、ブロック アドレスの下位ビットを使用して OP ブロックのアドレスをキャッシュ アドレスにマッピングするだけです。 したがって、アドレスに同じ下位ビットを持つすべての OP ブロックは 1 つのキャッシュ ラインに分類されます。

(キャッシュラインアドレス) = (OPブロックアドレス) mod (キャッシュメモリ内のブロック数)

この例では、キャッシュ ライン アドレス cジュニアになります n-18 OP ブロック アドレス ビット (図 3.9 を参照)。 OP ブロック アドレスからキャッシュ ライン アドレスへの変換は、これらのマイナー アドレスを取得することによって実行されます。 n-18少し。 同じものを持つ 1024 の OP ブロックのいずれか n-18最下位ビット これらのブロックは、最上位 10 ビットが互いに異なります。 t、と呼ばれる タグ。 どのOPブロックが格納されているかを確認するには 与えられた時間キャッシュメモリでは、別のメモリが使用されます - いわゆる タグメモリ（タグメモリ）。 タグ メモリはワードごとにアドレス指定され、各ワードのサイズはタグのサイズと同じになります。 タグのメモリ容量は、タグのサイズとキャッシュ ラインの総数の積です。この例では、次のようになります。 10・2 n-18少し。 タグメモリアドレスはキャッシュラインアドレスです と。 タグメモリとは異なり、キャッシュされたブロックを格納するメモリは、 データメモリ。 データメモリはワードごとにアドレス指定され、そのアドレスはキャッシュラインのアドレスとブロック（キャッシュライン）内のワードのアドレスから形成されます。

米。 3.9. 直接割り当てのためのメモリアドレス構造

米。 3.10. 直接割り当てられたキャッシュ構成

アクセス時 あ OP の th アドレス (図 3.10) マイナー n-18ブロックアドレスビット(フィールド c)、このアドレスが含まれる場所がキャッシュ ライン アドレスとして使用されます。 キャッシュ ラインのアドレスで、タグがタグ メモリ (フィールド) から読み取られます。 t）。 並行して、データ メモリは次の方法でアクセスされます。 n-10アドレスの最下位ビット あ(フィールド cそして w）。 タグとアドレスの最上位 10 ビットを読み取った場合 あ一致、これはアドレスを含むブロックを意味します あ、データメモリに存在し、アクセスされたワードはコピーを保存します あ OP の - 番目のアドレス。

タグがアドレスの上位10ビットと異なる場合 あ、その後、アドレスを含むブロックがメインメモリから読み取られます。 あ、フィールドによってアドレスが決定されるキャッシュ ラインがキャッシュ メモリから削除されます。 c(若い n-18 bits) 読み取られるブロックのアドレス。 OP から読み取られたブロックは、削除されたキャッシュ ラインの代わりに配置され、タグ メモリ内の対応するタグが更新されます。

直接割り当ての利点は実装の容易さですが、キャッシュラインアドレスはOPブロックのアドレスによって一意に決まるため、キャッシュメモリの一部にブロック領域が集中する可能性が高くなります。 。 この部分のブロックの置換は頻繁に発生しますが、同時にキャッシュ メモリの他の領域がアイドル状態になる可能性があります。 このような状況では、キャッシュ メモリの効率が著しく低下します。

通常、ストレージ デバイスには、ストレージ アレイ (SM) を形成する多数の同一のストレージ エレメントが含まれています。 配列は個々のセルに分割されます。 それぞれはバイナリ コードを格納するように設計されており、そのビット数はメモリ サンプルの幅によって決まります (特に、1 つ、半分、またはいくつかのマシン ワードにすることができます)。 メモリを編成する方法は、ストレージ アレイ内に情報を配置および検索する方法によって異なります。 この特徴に基づいて、アドレス メモリ、連想メモリ、スタック (マガジン) メモリが区別されます。

アドレスメモリ。アドレス構成を持つメモリでは、メモリ内の情報の配置と検索は、ワード (番号、コマンドなど) の保存アドレスの使用に基づいて行われます。アドレスは、このワードが格納されているメモリ セルの番号です。が位置しています。

メモリにワードを書き込む (または読み出す) 場合、この操作を開始するコマンドは、記録 (読み取り) が実行されるアドレス (セル番号) を指定する必要があります。

典型的なアドレスメモリ構造を図に示します。 4.2 には、次のストレージ アレイが含まれます。 N n ビット セルとそのハードウェア フレーム (アドレス レジスタを含む) RgA、 持っている k(k> ログ 2 N)数字、情報レジスター RgI、アドレスサンプルブロック BAV、センスアンプブロック バス、ビットアンプのブロック - 記録信号の形成器 バズおよびメモリ管理ユニット バプ。

図4.2 アドレスメモリの構造

住所コード別 RgA BAV対応するメモリセルに信号を生成し、セル内のワードの読み取りまたは書き込みを可能にします。

メモリ アクセス サイクルは、へのエントリによって開始されます。 BUP信号の外から 訴える。循環サイクルの一般的な部分には、への入場が含まれます。 RgAアドレスバス 社住所と受付 BUPおよび制御信号のデコード 手術、要求された操作のタイプ (読み取りまたは書き込み) を示します。

さらに読むと BAVアドレスを復号化し、アドレスで指定されたセルに読み取り信号を送信します。 ZMさんこの場合、セルに書き込まれたワードのコードが読み取りアンプによって読み取られます。 バスそして送信されました RgI.次に、メモリ内で破壊読み取りが行われます (読み取り時には、セルのすべての記憶素子がゼロ状態に設定されます)。 情報はセルに書き込むことでセル内に再生成されます。 RGIいくつかの言葉。 読み取り操作は、からワードを発行することで完了します。 RGI出力情報バスへ シヴィク。

記録時には、アクセス サイクルの上記の一般的な部分の実行に加えて、書き込まれているワードが入力情報バスから受信されます。 シヴ V RgI.記録自体は、セルのクリア (0 にリセット) と記録自体の 2 つの操作で構成されます。 このために BAVまず、アドレスで指定されたセルを選択してクリアします。 RgA.クリアはセル内のワード読み取り信号によって実行されますが、これによりセンスアンプがブロックされ、 バス V RGI情報は受信されません。 そして選択したところへ BAVセルに単語が書き込まれます RgI.

コントロールユニット BUP個々のメモリノードの動作を開始する必要な制御信号のシーケンスを生成します。 図では制御信号伝達回路を細線で示しています。 4.2.

連想記憶。このタイプのメモリでは、必要な情報の検索はアドレスではなく、その内容（連想特性）によって実行されます。 この場合、連想特性による検索 (またはこの特性の個々のビットによる連続検索) は、ストレージ アレイのすべてのセルに対して時間的に並行して行われます。 多くの場合、連想検索によりデータ処理が大幅に簡素化され、高速化されます。 これは、このタイプのメモリでは、情報の読み取り操作が多数の論理操作の実行と組み合わされるという事実によって実現されます。

連想記憶の典型的な構造を図に示します。 4.3. ストレージ配列には以下が含まれます N(p + 1) - ビットセル。 セルの占有状況を示すために、n 番目のサービス桁が使用されます (0 - セルは空いており、1 - セルにワードが書き込まれています)。

入力情報バスによる シヴ連想属性レジスタへ RgAP 0 と 1 の数字に進みます p-ビット連想クエリ、およびマスク レジスタへの書き込み RgM - 検索マスク コード (n 桁目) RgMは 0 に設定されます。連想検索はビットのセットに対してのみ実行されます。 RgAP、これは「1インチに相当します」 RgM(マスクされていないビット RgAP）。数字の数字がマスクされていない数字と一致する単語の場合 RgAP、組み合わせ回路 KS一致レジスタの対応するビットに 1 を設定します RgSV残りの桁は 0 です。 したがって、値は じろランクイン RgSV式によって決まります

RgSV(j) =

どこ RgAP[私]、 RgM[私]と ZM - それぞれi番目の桁の値 RgAP、RgMそしてj番目のセル ZM。

連想アピールの結果を生成するための組み合わせスキーム FS～で形成された単語から形成される RgSV、信号  0、 1、 2、単語が存在しない場合に対応 ZMさん連想基準を満たし、そのような単語が 1 つ以上存在すること。 このために FS次のブール関数を実装します。

 0 =

 1 = РгСв

 2 =  0  1

コンテンツの生成 RgSV内容ごとに  0、 1、 2 を信号で送信します RgAP、RgMそして ZMをアソシエーション制御動作と呼ぶ。 この操作には独自の意味がありますが、読み取りおよび書き込み操作の不可欠な部分です。

読み取り時には、最初に、次の連想機能に従って関連付けがチェックされます。 RgAP。その後、 0 で = 1 必要な情報がないため読み取りがキャンセルされます。 1 = 1 の場合、読み取りが行われます。 RGI 2 = 1 を含む単語が見つかりました RGI単語は、1 とマークされたセルの中で最も小さい番号を持つセルから読み取られます。 RgSv.から RGI読まれた単語は次の日に与えられます シヴィク。

米。 4.3. 連想記憶の構造

記録時には、まず空きセルが見つかります。 これを行うために、次の場合に関連付けチェック操作が実行されます。 PrgAP= 111. ..10と RgM== 00... 01。この場合、空きセルには 1 のマークが付けられます。 RgSv.最も小さい番号のフリーセルが記録用に選択されます。 から受け取った言葉を記録します シヴ V RgI.

米。 4.4. スタックメモリ

連想制御操作を使用すると、単語をメモリから読み取らなくても、内容によって判断できます。 RgSV、連想基準を満たす単語がメモリ内にいくつあるか、たとえば、グループ内の特定の分野で優れた成績を収めた生徒が何人いるかなどのクエリを実装します。 適切な組み合わせ回路を使用すると、より大きい (小さい) 数値の検索、特定の境界内に含まれる単語の検索、最大 (最小) 数値の検索など、非常に複雑な論理演算を連想メモリで実行できます。

連想メモリには、そこに記録された情報を破壊することなく読み取ることができる記憶要素が必要であることに注意してください。 これは、次のような場合に発生します。 連想検索読み取りは、マスクされていないすべてのビットに対して ZM 全体にわたって実行され、読み取りによって一時的に破壊された情報を保存する場所はありません。

スタックメモリ、連想と同様に、アドレスはありません。 で スタックメモリ(図 4.4) セルは 1 次元配列を形成し、隣接するセルはワード送信ビット回路によって互いに接続されます。 新しい単語は一番上のセル (セル 0) に書き込まれますが、以前に書き込まれたすべての単語 (セル 0 にあった単語を含む) は 1 つ大きい番号の隣接するセルに下にシフトされます。 読み取りは先頭 (0) のメモリ セルからのみ可能であり、削除を伴う読み取りが実行されると、メモリ内の他のすべてのワードがより大きい番号の隣接するセルに上方にシフトされます。 この記憶では、単語を読む順序は次の規則に従います。 最後に到着する - 最初に提供されました。このタイプのデバイスの多くは、ゼロ セルからワードを単純に読み取る操作も提供します (ワードを削除したりメモリ内でシフトしたりすることはありません)。 スタック メモリにはスタック カウンタが備わっている場合があります。 シュセント、メモリに保存されている単語の数を示します。 信号 シュセント = 0 空、スタック、に対応します。 シュセント = N - 1 - フルスタック。

スタック メモリは、多くの場合、アドレス メモリを使用して編成されます。 スタック メモリは、ネストされたデータ構造を処理するときに広く使用されます。

この章の次の段落では、さまざまなタイプのアドレス指定可能なストレージ デバイスについて説明します。 連想メモリは、キャッシュメモリの構築だけでなく、OPの動的配信を行う機器にも使用されます。

多段階のページテーブルから目的のページに対応するフレーム番号を見つけるには、メインメモリに何度もアクセスする必要があるため、時間がかかります。 場合によっては、そのような遅延は許容できない場合があります。 検索の高速化の問題は、コンピュータ アーキテクチャ レベルで解決されます。

局所性の特性により、ほとんどのプログラムは一定期間にわたって少数のページにアクセスするため、ページ テーブルのごく一部のみがアクティブに使用されます。

高速化の問題に対する自然な解決策は、ページ テーブルにアクセスせずに仮想ページを物理ページにマッピングするためのハードウェア デバイスをコンピュータに装備することです。つまり、ページ テーブルの一部を格納する小型で高速なキャッシュ メモリを備えることです。現時点では必要です。 このデバイスは連想メモリと呼ばれ、トランスレーション ルックアサイド バッファ (TLB) とも呼ばれます。

連想メモリ内の 1 つのテーブル エントリ (1 つの入力) には、1 つの仮想ページに関する情報、つまりその属性とそのページが存在するフレームが含まれます。 これらのフィールドは、ページ テーブルのフィールドに正確に対応します。

連想メモリにはページ テーブル エントリの一部のみが含まれるため、各 TLB エントリには仮想ページ番号フィールドが含まれている必要があります。 このメモリは、表示されている仮想ページの番号と、この小さなテーブルのすべての行の対応するフィールドを同時に比較するため、連想メモリと呼ばれます。 それが理由です このタイプメモリはかなり高価です。 仮想ページ フィールドが目的の値と一致する行には、ページ フレーム番号が含まれます。 TLB エントリの一般的な数は 8 ～ 4096 です。連想メモリ エントリの数を増やすには、メイン メモリ キャッシュのサイズや命令ごとのメモリ アクセス数などの要素を考慮する必要があります。

連想メモリが存在する場合のメモリ マネージャーの機能を考えてみましょう。

まず、仮想ページの物理ページへのマッピングに関する情報が連想メモリで見つかります。 必要なエントリが見つかった場合は、メモリへのアクセス要求が拒否される特権違反の場合を除いて、すべて問題ありません。

目的のエントリが連想メモリにない場合は、ページ テーブルを通じてマッピングが行われます。 連想メモリ内のエントリの 1 つが、ページ テーブルから見つかったエントリによって置き換えられます。 ここで、キャッシュの従来の置換問題 (つまり、キャッシュ内のどのエントリを変更する必要があるか) に直面します。 連想メモリの設計では、新しいレコードが追加されたときに古いレコードのどれを削除するかを決定できるようにレコードを編成する必要があります。

連想メモリ内のページ番号の検索に成功した回数。 総数検索はヒット（一致）率（割合、比）と呼ばれます。 「キャッシュ ヒット率」という用語も使用されることがあります。 したがって、ヒット率は、連想メモリを使用して作成できるリンクの一部です。 同じページにアクセスするとヒット率が高くなります。 ヒット率が高いほど、RAM にあるデータへの平均アクセス時間は短くなります。

たとえば、ページ テーブルによるキャッシュ ミスの場合のアドレスの決定に 100 ns かかり、連想メモリによるキャッシュ ヒットの場合のアドレスの決定に 20 ns かかるとします。 90% のヒット率では、アドレスを決定するのにかかる平均時間は 0.9x20 + 0.1x100 = 28 秒です。

最新のオペレーティング システムの非常に許容可能なパフォーマンスは、連想メモリの使用の有効性を証明しています。 連想記憶でデータが見つかる高い確率は、データの客観的特性、つまり空間的および時間的局所性の存在と関連しています。

次の事実に注意する必要があります。 プロセスのコンテキストを切り替えるときは、新しいプロセスが連想メモリ内の前のプロセスに関連する情報を「認識しない」ようにする必要があります。たとえば、その情報をクリアする必要があります。 したがって、連想メモリを使用すると、コンテキストの切り替え時間が増加します。

考慮されている 2 レベル (連想メモリ + ページ テーブル) のアドレス変換スキームは、前の講義の導入部分で説明したように、局所性の原理の使用に基づくメモリ階層の顕著な例です。

私たちの記憶は本質的に連想的なものです。 これは、1 つの記憶が別の記憶、別の記憶、さらに 3 番目の記憶などを思い出すことができ、精神的な連想の連鎖に沿って思考を強制または許可するという事実で表されます。 連想記憶は、個人の状況とアイデアの間のつながりです。 連想は、記憶に蓄積された経験、状況、アイデア、経験した瞬間（何が起こったのか）の深みから抽出し、それらを記憶する必要があるものと結び付ける、一種の目に見えないフックです。

記憶の連想理論

記憶に関連する心理学の分野はいくつかあります。 主なものは、連合性、行動主義、認知、活動性です。 彼らは皆、記憶とは情報を思い出し、保存し、再現し、そしてそれを忘れるプロセスであり、記憶が人格形成のプロセスの基礎であることに同意しています。

同時に、記憶の各理論は、その原則に基づいて、このプロセスの本質とパターンを独自の方法で説明します。

そのような理論の 1 つが記憶の連想理論です。 それは、連想とは精神的現象の間に起こるつながりにほかならないという考えから始まります。 暗記するとき、そのようなつながりは、記憶または再現された内容の部分間に確立されます。 実際のところ、人は記憶する過程で、利用可能な素材と再現する必要のある素材の間に確立された何らかのつながりを常に探しています。

どのような関連付けが形成されるかに基づいて、いくつかのパターンが特定されています。

— 隣接性により。 それは、知覚されたイメージが過去に経験したアイデア、または同時に経験されこのイメージに関連付けられたアイデアと関連付けられている場合、つまり以前の素材との関連付けに基づいて発生します。 たとえば、学校のことを思い出すと、クラスの先生や学校の友人とそれに関連する感情を思い出す可能性が高く、職場の同僚のことを思い出すと、次の土曜日は出勤土曜日であり、次のことを忘れずに設定する必要があることを思い出すかもしれません。週末の朝の目覚まし。

- 類似性による。 たとえば、ある人が誰かに似ていることに気づいたことがありますか? おそらく、見知らぬ人を見て、その人の中に特定の「タイプ」を見つけたり、彼の特徴 (顔、態度、姿勢など) が次のように見えるため記憶に残ることを発見したりしたことがありますか? たとえば、不器用で毛むくじゃらで、よちよち歩き - クマのようなもの。 小さく、家庭的で、臆病で無防備な外観 - スズメのように。 明るく、重要で、肩を伸ばし、ゆっくりと重要な動きをします - 孔雀のように。

-対照的に。 私たちは「白人 - 黒人」、「善人 - 悪人」、「太っている人 - 痩せている人」を結びつけるのは非常に簡単です。 これらは私たちの連想記憶によっても生成され、イメージを強化するために使用されます。 この場合、知覚されたイメージは意識から反対のアイデアを抽出します。 ですから、イライラした隣人に直面したとき、彼女の妹がどれほど穏やかに見えたかを覚えているでしょう。

記憶の連想理論の欠点は、そのようなことを説明できないことです。 重要な特性記憶の選択性として（結局のところ、連想材料は必ずしもよく記憶されるわけではありません）。 さらに、記憶プロセスが記憶内容の構成に依存することは考慮されていません。

連想記憶と連想思考の発達は非常に重要です。連想は私たちが記憶し、記憶し、アイデアを生み出すのに役立ちます。 連想記憶により、互いに関連性のない単語や複雑なテキストを記憶できるようになり、そのおかげで記憶からより簡単に検索できるようになります。 必要な情報そして、連想的なつながりのネットワークが広範であればあるほど、よりよく記憶され、必要なときに思い出すのが容易になります。 特定の問題に関する私たちの判断、見解、好み、価値観は連想記憶に基づいています。 私たちの思考、世界の認識、意思決定もそれに関係しています。

連想記憶は、既知の学習済みの情報を新しい内容と結び付けることによって訓練されます。 連想記憶を開発するには、たとえば次の演習を使用できます。

1. 紙2枚とペンを用意します。 1枚の紙に縦一列にすべてを書きます。 自然数 1から100まで。

2. その中から自分と強い関連性のあるものを 10 ～ 15 個選択し、シート 2 にランダムな順序で書き留めます。 たとえば、8 は雪だるま、17 はお気に入りのミニバスの番号、18 はあなたが住んでいる国の成人年齢 (該当する場合) などです。 仕事が終わったら、5〜7分待って、数字が書かれた紙を1枚取り、対応する数字の反対側に覚えているすべての出来事を書き留めます。

3. 次回は、以前に使用されていない他の番号でも同じことを行います。 最初は無理せず、無理せず、確実にリストに載るような関連性をできるだけうまく選ぶようにしてください。

4. 数字のリスト全体が完成したら、1 から 100 までの数字に関連付けられたすべての関連性を示して自分自身をテストします。

記憶力を鍛えることに加えて、必要に応じてコードや電話番号などを覚えるのに役立つ追加の関連付けを作成しました。 イメージを利用することを恐れずに、個人的な連想を使用してみてください。 たとえば、40は、4を正方形の「テレビ」、0をそれに内接する円の「パン」と想像すると覚えられます。 その結果、「テレビのパン」という面白い連想が生まれます。 自分に合った独自の関連付けを考え出します。

記憶の発達について言えば、対象に焦点を当てなければ、それが短期記憶にさえ移行しないため、記憶は注意と密接に結びついていることに注意する必要があります。 よくやった記憶は、ニューロンの高い活動、脳の認知（認知）機能の調整された働きを前提としています。 記憶力と注意力の発達について詳しく読むことができます。

記憶と注意、知覚と思考は、トレーニングと発達の対象となる脳の機能です。 定期的な演習のおかげで、能力を大幅に向上させることができます。徐々に負荷を増やして、定期的な複雑な演習を優先することをお勧めします。 たとえば、この目的にはクラスを使用すると便利です。

あなたの自己啓発の成功を祈っています！

写真: ローレルビル - キャンプ & リトリート センター